این ترجمه مقاله را با دوستان خود به اشتراک بگذارید.

در این مقاله، یک تمام جمع کننده‌ی مغناطیسی که همه‌ی عملوندهای آن در MTJ ها ذخیره شده‌اند را پیشنهاد کرده‌ایم.

چکیده – دستگاه‌های spintronic، نظیر اتصال تونل مغناطیسی (MTJ)، به منظور غلبه بر مسائل توان فزاینده‌ی سیستم‌های محاسباتی پیشرفته، تحت مطالعه و بررسی هستند، به ویژه به خاطر اینکه گره فناوری به زیر ۴۵ nm کوچک می‌شود. MTJ به لطف غیر فرار بودن، سرعت دسترسی سریع، تحمل و پایداری بالا، و ادغام سه بُعدی راحت خود با فناوری CMOS یکی از امیدبخش‌ترین کاندیدها برای حافظه‌ی نسل بعد و تراشه‌های منطقی است. این مقاله به منظور ساخت یک پردازنده‌ی مغناطیسی با عملکرد بالا، یک طراحی جدید از تمام جمع کننده‌ی مغناطیسی (MFA) را پیشنهاد می‌کند که سیگنال‌های ورودی آن همگی در وضعیت‌های غیر فرار ذخیره می‌شوند. داده‌ی ورودی Ci در MTJ هایی ذخیره می‌شود که در MFA تعبیه شده‌اند، در حالیکه داده‌های ورودی A و B در دو سلول ۲T/2MTJ سنجش ولتاژ ذخیره می‌شوند. ما با استفاده از یک کیت طراحی ۲۸ nm CMOS صنعتی و یک مدل فشرده‌ی MTJ، این MFA را اعتبارسنجی  نموده و شایستگی‌های آن را از نظر استحکام بالا، سرعت بالا و مصرف انرژی پایین تأیید کرده‌ایم.
واژگان کلیدی – اتصال تونل مغناطیسی؛ ادغام سه بُعدی؛ تمام جمع کننده‌ی مغناطیسی؛ قابلیت اعتماد بالا؛ سنجش ولتاژ
I.    مقدمه
افزایش توان ایستا و پویای بالا تبدیل به مانع اصلی کوچک‌سازی فناوری CMOS برای مدارات منطقی جریان اصلی شده است [۱]. به منظور غلبه بر این مسائل، دستگاه‌های spintronic نوظهور، نظیر اتصال تونل مغناطیسی (MTJ)، هم به وسیله‌ی صنعت و هم به وسیله‌ی دانشگاه تحت مطالعه و بررسی شدید قرار دارند [۲-۴]. غیر فرار بودن آنها اجازه‌ی خاموش کردن کامل سیستم در وضعیت “بیکار” را بدون از دست رفتن داده می‌دهد، بنابراین توان ایستا به شدت پایین می‌آید. علاوه بر آن، ادغام سه بُعدی راحت دستگاه‌های spintronic در بالای فناوری CMOS [5-7] به میزان خیلی زیادی فاصله‌ی بین حافظه و تراشه‌های منطقی را کوتاه می‌کند. در نتیجه، این امر به طور قابل توجهی توان انتقال پویا و تأخیر دسترسی را در مقایسه با سیستم‌های مرسوم کاهش می‌دهد.
اتصال تونل مغناطیسی (MTJ) [8] به لطف سرعت خواندن/ نوشتن سریع، توان پایین و پایداری خوب خود یکی از اُمیدبخش‌ترین فناوری‌ها هم برای کاربردهای حافظه و هم برای کاربردهای منطقی است. یک MTJ، همانطور که در شکل ۱ نشان داده شده است، اصولاً متشکل از یک مانع اُکسیدی فوق باریک (به عنوان مثال، MgO ≈ ۰٫۸۵ nm) که دو لایه‌ی فرومغناطیسی (FM) را عایق می‌کند می‌باشد [۹]. به طور کلی، جهت مغناطیس شدگی یک لایه‌ی FM (لایه‌ی مرجع) ثابت است، در حالیکه جهت مغناطیس شدگی لایه‌ی دیگر FM (یعنی، لایه‌ی آزاد) آزاد است. بنابراین MTJ با تغییر گرایش مغناطیس شدگی نسبی این دو لایه‌ی FM می‌تواند دو وضعیت مربوط به مقاومت پایین و بالا (RL یا RH) یعنی، وضعیت موازی (P) یا وضعیت ضد موازی (AP)، را نشان دهد. TMR مقاوم در برابر مغناطیس برابر با (RH-RL) / RL دامنه‌ی تغییر مقاومت را مشخص می‌کند [۱۰]. گشتاور انتقال چرخش (STT) یک مکانیزم تعویض اُمیدبخش برای وضعیت MTJ با اندازه‌ی کوچکتر از ۱۰۰ nm است و مغناطیس شدگی لایه‌ی آزاد می‌تواند با تزریق یک جریان دوسویه‌ی نسبتاً پایین از میان پایه، تعویض (سوئیچ) شود [۱۱-۱۲]. عمل سوئیچینگ زمانی رُخ می‌دهد که شدت جریان از یک جریان حیاتی کوچک IC0 تجاوز نماید (شکل ۱ را ببینید). در مقایسه با سایر رویکردهای نوشتن سوئیچینگ مغناطیس شدگی القاء شده توسط میدان (FIMS) [13] و سوئیچینگ کمک حرارتی (TAS) [14]، STT مصرف توان پایین‌تر و مکانیزم سوئیچینگ ساده‌تری را ارائه می‌دهد.
همانطور که در شکل ۲a نشان داده شده است، ساختار منطق در حافظه‌ی ترکیبی، که در آن عناصر حافظه‌ی غیر فرار در یک صفحه‌ی مدار منطقی توزیع شده‌اند، مورد بررسی قرار گرفته است. این ساختار عمدتاً از چهار بخش تشکیل شده است: یک تقویت کننده‌ی حس (SA) به منظور ارزیابی نتیجه‌ی منطقی بر روی خروجی‌ها؛ یک بلوک منطقی نوشتن به منظور نوشتن سلول‌های MTJ؛ یک درخت منطقی CMOS برای ورودی‌های فرار و MTJ ها برای داده‌های غیر فرار. جریان‌های خواندن (Iread0 و Iread1) و نوشتن (Iwrite) در مسیرهای متفاوتی هستند، که این امر اجازه‌ی عملیات مستقل خواندن/ نوشتن را می‌دهد. با پیکربندی درخت منطقی CMOS، توابع منطقی مختلف، نظیر AND و XOR، می‌توانند محقق شوند. در حال حاضر این ساختار به لطف سازگاری خوب خود با ساختارهای محاسباتی مرسوم و ادغام آسان با پردازش فناوری CMOS موجود توجه زیادی را به خود جلب نموده است. بر اساس این ساختار، تعدادی مدار ترکیبی نظیر فلیپ فلاپ مغناطیسی (MFF) [15-16]، تمام جمع کننده‌ی مغناطیسی (MFA) [17-20] و جدول مراجعه‌ای (جدول جست جو) مغناطیسی (MLUT) [21] پیشنهاد شده‌اند. همانطور که در شکل ۲b نشان داده شده است، آنها راه‌حل‌های بالقوه‌ای را برای جایگزینی گیت‌های منطقی سنتی و همچنین ویژگی مساحت کارآمد به لطف ادغام سه بُعدی MTJ های چندگانه در بالای مدارات منطقی CMOS ارائه می‌کنند. با این حال، مسئله‌ی قابلیت اعتماد به دلیل تغییرات فزاینده‌ی پردازش [۲۲]، به ویژه با کوچک شدن فناوری به گره‌های زیر میکرون فوق عمیق، تبدیل به مانعی عمده برای این ساختار شده است.
تمام جمع کننده‌های مغناطیسی (MFA) به منظور ساخت واحد حساب/ منطق با توان پایین و تراکم بالا برای پردازنده‌ها مورد تحقیق و بررسی قرار گرفته‌اند. با این حال، MFA های سه ورودی (A، B، و Ci) پیشنهاد شده در [۱۷-۱۹] به صورت جزئی غیر فرار هستند و نمی‌توانند از مزیت دستگاه‌های spintronic بهره ببرند. برای نمونه، با ذخیره‌ی داده در یک جفت از MTJ ها، فقط یک سیگنال ورودی غیر فرار است، در حالیکه دو سیگنال دیگر باید داده‌های فرار را از ثبات‌های CMOS یا MFF شارژ کنند. آنها نیازمند سرباری سطح بزرگتری هستند و از مسائل قابلیت اعتماد در گره‌های با فناوری زیر میکرون فوق عمیق (به عنوان مثال، ۲۸ nm) رنج می‌برند. MFA پیشنهاد شده در [۲۰] می‌تواند غیر فرار بودن کامل را بدون سرباری سطح زیاد محقق کند. با این حال، این MFA از مصرف توان بالا و تأخیر بالا وقتی که به تمام جمع کننده‌ی چند بیتی گسترش می‌یابد رنج می‌برد. ما در این مقاله، یک MFA کاملاً غیر فرار را پیشنهاد می‌کنیم، که در آن سیگنال ورودی Ci در یک جفت از MTJ ها ذخیره می‌شود در حالیکه سیگنال‌های A و B در دو سلول ۲T/2MTJ سنجش ولتاژ ذخیره می‌شوند. در این حالت، انرژی انتقال بین حافظه و واحدهای منطقی به شدت کاهش می‌یابد زیرا این MTJ ها در بالای مدارات منطقی توزیع شده‌اند. به لطف غیر فرار بودن MTJ ها می‌توان به صورت ایمن سیستم را خاموش نموده و فوراً آن را روشن کرد. شبیه‌سازی‌ها با استفاده از کیت طراحی CMOS 28 nm و یک مدل فشرده‌ی STT-MTJ انجام پذیرفته‌اند.
92848-1
شکل ۱٫ اتصال تونل مغناطیسی (MTJ) عمدتاً متشکل از سه لایه‌ی باریک است: دو لایه‌ی فرومغناطیس (لایه‌ی آزاد و لایه‌ی مرجع) و یک حائل اُکسید (CoFeB/MgO/CoFeB). مکانیزم تعویض گشتاور چرخشی: وضعیت MTJ یا از موازی (P) به ضد موازی (AP) تغییر می‌کند اگر جریان از بالا شارش کند (IP->AP>IC0)، یا از AP به P تغییر می‌کند اگر جریان از پایین تزریق شود (IAP->P>IC0).
92848-2
شکل ۲٫ (a) تصویر شماتیکی از ساختار منطقی STT-MTJ/CMOS ترکیبی (b) ساختار سه بُعدی منطق STT-MTJ/CMOS ترکیبی

شاید این مقاله هم به دردتان بخورد  مقاله ارزیابی تأثیر پارامترهای غیرقطعی در شبیه‌سازی‌های پویای سیستم قدرت

این ترجمه مقاله را با دوستان خود به اشتراک بگذارید.

درباره احسان رضایی

سفارش ترجمه آنلاین خدمات ترجمه مقاله isi به صورت فوری کاهش هزینه و زمان در سفارش ترجمه آنلاین

ارسال دیدگاه

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *